Double Data Rate Synchronous Dynamic Random Access Memory
thumb|right|400px|PC-3200 Speichermodul mit DDR400-SDRAM Bausteinen DDR-SDRAM („Double Data Rate Synchronous Dynamic Random Access Memory“) ist ein Typ des Arbeitsspeichers in PCs.
| Inhaltsverzeichnis |
Arbeitsweise
Als die von Intel unterstützte Direct-Rambus-DRAM-Technik (RDRAM-Technik) Mitte 1999 durch einen Fehler im i820-Chipsatz Probleme bekam und durch den P3-FSB ihre Leistungsfähigkeit trotz hoher Preise nicht ausspielen konnte, setzte die Computerindustrie wieder auf die Weiterentwicklung von SDRAM in Form der DDR-Speichertechnik. Während „normale“ SDRAM-Module bei einem Takt von 133 MHz eine Datenübertragungsrate von 1,06 GB/s bieten, arbeiten Module mit DDR-SDRAM nahezu mit der doppelten Datenrate.
Möglich wird dies durch einen relativ simplen Trick: Die Datenbits werden bei der ab- und aufsteigenden Flanke des Taktsignals übertragen, statt wie bisher nur bei der aufsteigenden. Damit das Double Data Rate Verfahren zu einer Beschleunigung führt, muss die Anzahl zusammenhängend angeforderter Daten (=„Burst-Length“) immer gleich oder größer als die doppelte Busbreite sein. Da das nicht immer der Fall sein kann, ist DDR-SDRAM im Vergleich zu einfachem SDRAM bei gleichem Takt nicht exakt doppelt so schnell. Ein weiterer Grund ist, dass Adress- und Steuersignale im Gegensatz zu den Datensignalen nur mit einer Taktflanke gegeben werden.
Erste Speicherchips sowie Mainboards mit Unterstützung für DDR-SDRAM kamen Ende 1999 auf den Markt.
Spezifikation für Speicherbausteine
- DDR-200: Bezeichnung für DDR-SDRAM Speicherbausteine, die für den Betrieb mit 100 MHz spezifiziert sind
- DDR-266: Bezeichnung für DDR-SDRAM Speicherbausteine, die für den Betrieb mit 133 MHz spezifiziert sind
- DDR-333: Bezeichnung für DDR-SDRAM Speicherbausteine, die für den Betrieb mit 166 MHz spezifiziert sind
- DDR-400: Bezeichnung für DDR-SDRAM Speicherbausteine, die für den Betrieb mit 200 MHz spezifiziert sind
Spezifikation für Speichermodule
- PC-1600: Bezeichnung eines Speichermoduls spezifiziert für den Betrieb mit 100 MHz, DDR-200 Speicherbausteine
- PC-2100: Bezeichnung eines Speichermoduls spezifiziert für den Betrieb mit 133 MHz, DDR-266 Speicherbausteine
- PC-2700: Bezeichnung eines Speichermoduls spezifiziert für den Betrieb mit 166 MHz, DDR-333 Speicherbausteine
- PC-3200: Bezeichnung eines Speichermoduls spezifiziert für den Betrieb mit 200 MHz, DDR-400 Speicherbausteine
DDR-200 bis DDR-400 sowie die damit aufgebauten PC-1600 bis PC-3200 Speichermodule sind von der JEDEC standardisiert (Standardname JESD79) - alles andere orientiert sich zwar von den Bezeichnungen her an den Standards aber jeder Hersteller kocht bei den elektrischen Eigenschaften der oft als „Übertakter-Speicher“ angebotenen Module sein eigenes Süppchen.
Weiterentwicklungen
DDR2-SDRAM und DDR3-SDRAM sind Weiterentwicklungen dieses Konzeptes bei denen statt mit einem Zweifach-Prefetch, mit einem Vierfach- bzw. Sechsfach-Prefetch gearbeitet wird.
DDR2-SDRAM
DDR2-SDRAM-Speicherchips besitzen 240 (bzw. 200, 214 oder 244) Kontakte/Pins ("normale" DDR-Chips: 184).
Die Abmessungen der fertig verpackten Speicherchips sind kleiner (126 mm² statt bisher 261 mm²). Erreicht wird dies durch eine andere Verpackungstechnik: FBGA (Fine-Pitch Ball Grid Array) statt TSOP (Thin Small Outline Package).
Bei DDR2-SDRAM taktet der I/O-Puffer mit der zweifachen Frequenz des Chipkerns. Damit der Pufferspeicher im Idealfall auch doppelt so viele Daten erhält, wird die Schnittstelle zwischen Chipkern und dem I/O-Puffer (ein im Speicherchip integrierter Zwischenspeicher) auf vier Leitungen, dem sogenannten „Prefetch of 4“, verbreitert.
Zur Erhöhung der Taktraten und zur Senkung der elektrischen Leistungsaufnahme wurde die Signal- und Versorgungsspannung von DDR2-SDRAM auf 1,8 Volt verringert (bei DDR-SDRAM sind es 2,5 oder 2,6 Volt). Nebenbei führt die verringerte Spannung zu einer geringeren Wärmeentwicklung. Die elektrische Leistungsaufnahme sinkt auf für den Mobilbereich akkufreundlichere 247 mW (statt bisher 527 mW).
DDR2-SDRAM Chips arbeiten mit "On-Die Termination" (ODT). Der Speicherbus muss also nicht mehr auf der Modulplatine (oder dem Board) terminiert werden. Die Terminierungsfunktion wurde direkt in die Chips integriert, was Platz und Kosten spart. ODT arbeitet wie folgt: der Speicher-Controller sendet ein Signal auf den Bus aus, das alle inaktiven DDR2-SDRAM Chips dazu veranlasst, auf Terminierung umzuschalten. Somit befindet sich nur das aktive Signal auf der Datenleitung, Interferenzen sind so gut wie ausgeschlossen.
DDR2-Varianten
| Chip | Modul | Frontside Bus | Speichergeschwindigkeit | Bandbreite pro 64-Bit Modul | Bandbreite Dual-Channel (128-Bit) | |||||
| DDR2-400 | PC2-3200 | 200 MHz | 400 MHz | 3,2 GB/s | 6,4 GB/s | |||||
| DDR2-533 | PC2-4200 | 266 MHz | 533 MHz | 4,3 GB/s | 8,6 GB/s | |||||
| DDR2-667 | PC2-5300 | 333 MHz | 667 MHz | 5,3 GB/s | 10,6 GB/s | |||||
| DDR2-800 | PC2-6400 | 400 MHz | 800 MHz | 6,4 GB/s | 12,8 GB/s |
Mythos der Langsamkeit von DDR2-SDRAM
Im Zusammenhang mit DDR2-SDRAM existiert ein oft geäußertes Wandermärchen. Dieses besagt, dass DDR2-SDRAM angeblich eine höhere Bandbreite als DDR-SDRAM bietet (durch die größere I/O-Datenrate), jedoch im Gegenzug die Latenzzeit größer wird. Dies hat jedoch keine Grundlage. Im Gegenteil, die Latenz von SDRAM-Speicherchips stagniert bereits seit geraumer Zeit. Die Bandbreiten wachsen stetig (z. B. von 508,62 MiB/s für ein 64-Bit PC66-DIMM mit 66 MHz SDRAM auf 4,97 GiB/s für ein 64-Bit PC2-5200 DIMM mit 333 MHz DDR2-SDRAM).
Die Latenzen sinken dagegen nur geringfügig. Beispielsweise von 20 ns - 20 ns - 20 ns - 50 ns (tCL-tRCD-tRP-tRAS) bei DDR200-SDRAM auf 11,25 ns - 11,25 ns - 11,25 ns - 45 ns bei den besten DDR2-533 SDRAMs. Während die Bandbreite von DDR2-533 SDRAM also 2,67-mal höher ist als die von DDR200-SDRAM schrumpft die Latenz noch nicht einmal auf die Hälfte. Nicht unerwähnt bleiben sollte, dass für die sehr kurzen Latenzzeiten von 11,25 ns PC2-4200 Module mit einem 3-3-3-12er Timing verwendet werden müssen. Diese sind als Markenmodul kaum zu bekommen, da die Markenhersteller schnellere Chips lieber mit mehr Erlös für höheren Taktraten verkaufen, als kurzlatenzige langsamere Module zu bauen.
Nach diesem Extrembeispiel sollte auch erwähnt werden, dass ein Großteil der DDR1-SDRAM und DDR2-SDRAM Module mit tCL-, tRCD- und tRP-Latenzen von um die 15 ns betrieben werden. Abweichungen kommen meist nur dadurch zustande, dass die Zykluszeiten nicht immer ganzzahlige Teiler von 15 erlauben.
Das Wandermärchen vom langsamen DDR2-SDRAM Modul wird wohl durch zwei Umstände genährt: 1. Einerseits war die erste Anwendungsplattform für DDR2-DIMMs der PC, mit den Intelchipsätzen 915P/G und 925X. Diese unterstützen nur einen 200 MHz schnellen FSB, der eine Maximaldatenrate von 6,4 GB/s erreicht. Zu wenig für schnelle PC2-DIMMs, die mit zwei Speicherkanälen Daten mit theoretisch 8,4 GB/s liefern können. Logischerweise kann es zu keiner Leistungssteigerung kommen, wenn die Schnittstelle zur CPU (als Hauptnutzer des Systemhauptspeichers) zu langsam ist. Gleichzeitig waren DDR2-SDRAM DIMMs zu ihrer Einführung wegen der geringen am Markt abgesetzten Mengen deutlich teurer als ihre DDR1-Vorgänger. Viele urteilten DDR2-SDRAM deshalb zu Unrecht als überteuerten neuen Speichertyp ab, der in der Praxis nicht hält, was er verspricht. 2. In den Medien wird beim Thema "Latenz des Hauptspeichers" in praktisch allen Publikationen nur die Anzahl der Waitstate-Taktzyklen beachtet. Da liest es sich natürlich nicht gut, wenn DDR2-SDRAM Module in langsamen Ausführungen bei 200 MHz mit einem 4-4-4-9er (Zyklen tCL-tRCD-tRP-tRAS) und bei 266 MHz mit einem 5-5-5-12er Timing ausgeliefert werden. Leider wird bei dieser Herangehensweise vergessen, dass es auf die absolute Latenzzeit ankommt, und nicht auf die Anzahl der Wartezyklen. Vergleich: wenn man am Bahnhof auf einen Zug wartet ist es egal, ob man alle 5 Sekunden auf die Uhr schaut oder alle 5 Minuten. Es kommt darauf an, wie lange die absolute Zeitspanne ist, die man warten muss. Es ist nicht sinnvoll, die Zahl der "auf-die-Uhr-schau"-Zyklen als Massstab für die Wartezeit herzunehmen. Ebenso verhält es sich mit der Latenz bei Systemhauptspeicher.
Tatsächlich stagniert die Latenz bei DDR2-SDRAM Modulen immer noch auf einem Wert von ungefähr 15 ns für CAS-, RAS-to-CAS- und RAS-Precharge. Die RAS-Latenz stagniert ebenso bei 45 ns. Nur eben mit dem Unterschied, dass 45 ns bei PC2100 nur 6 Takten entsprechen und bei DDR2-667 schon ganzen 15 Takten. Daraus nun zu schlussfolgern, dass DDR2-SDRAM langsam sei ist nicht zutreffend. Nicht DDR2-SDRAM ist langsam, SDRAM hat insgesamt Schwierigkeiten, deutlich weniger als 15 bzw. 45 ns in den wichtigen Timings zu erreichen.
DDR3-SDRAM
Die neuen Chips mit einer Kapazität von 512 MBit sollen Daten mit 1066 MBps verarbeiten und damit deutlich schneller sein als heutiges DDR400 oder auch DDR2-667 SDRAM. Darüberhinaus benötigt DDR3-SDRAM auch nur noch 1,5 Volt und ist damit gerade für den mobilen Einsatz besser geeignet, bei dem es auf lange Batterielaufzeiten ankommt.
Laut Samsung soll DDR3-SDRAM in 80 nm Prozesstechnologie hergestellt werden und ab 2006 auf dem Markt erhältlich sein. Man erwartet, dass sich die neue Speichergeneration bis spätestens 2007 durchgesetzt hat und bis 2009 einen Marktanteil von 65 % am gesamten DRAM-Markt erreichen wird.
SDRAM in Konkurrenz zu RDRAM
Gegenüber dem technisch fortgeschritteneren Direct-RDRAM (mit seriellem Speicherbus, höherer Integration und voller Bandbreite schon bei einem einzelnen RDRAM-Chip) hat das parallel angebundene konventionelle DDR-SDRAM einige Vorteile: die Hersteller benötigen keine neuen Produktionsmaschinen und DDR-SDRAM ist ein offener Standard, dessen Spezifikationen im Internet offenliegen; Lizenzgebühren an Rambus werden also nicht fällig.
Diese Stärke in der offenen Entwicklung ist auch die größte Schwäche der SDRAM-Allianz. Der SDRAM-Standard wird in der JEDEC, einem offenen Industrieforum, weiterentwickelt. Da sich alle einstimmig für eine Weiterentwicklung in eine Richtung entscheiden müssen laufen Entwicklungen nur äußerst langsam. Die Umsetzung von Entwicklungen in die Praxis dauert noch länger, da kein Hersteller wegen der Charakteristik von DRAM als standardisiertem Massenprodukt einen wirtschaftlichen Vorteil daraus ziehen kann, einen neuen DRAM-Speichertyp allein zu produzieren. Ohne Unterstützung in den Speichercontrollern der DRAM-Kunden wird sich ein neuer DRAM-Typ nur schwerlich verkaufen. Und neue Controllertypen werden nur gebaut, wenn auch die entsprechenden Speicherchips am Markt etabliert und günstig verfügbar sind.
Gleichzeitig existiert ein Henne-Ei Problem: DRAM ist nur dann günstig, wenn er in großen Massen produziert und abgesetzt wird. Da DRAM standardisiert ist haben die Hersteller als Unterscheidungsmöglichkeit zur Konkurrenz fast nur den Preis zur Verfügung, dies führt zu niedrigen Preisen von teilweise knapp über dem Herstellungspreis.
Ein neuer DRAM-Typ nach JEDEC-Standardisierung muss demnach anfänglich durch ein Tal der Tränen gehen, in der die Preise hoch sind, da die Produktionsmengen und die Nachfrage niedrig ist. Gleichzeitig wird SDRAM durch den JEDEC-Standardisierungsprozess (alle Speicherhersteller müssen sich auf einen kleinsten gemeinsamen Nenner einigen) nur langsam weiterentwickelt. Neue JEDEC SDRAM-Typen haben dadurch schon per se eher geringe Vorteile gegenüber ihren Vorgängern. Langsame Entwicklung und noch längere Einführungszyklen für Neuerungen, anfänglich hohe Preise für Neuentwicklungen, wenig wirtschaftliche Attraktivität von Weitentwicklungen - das ist der Preis für die Lizenzfreiheit der SDRAM-Technik.
Weblinks
JEDEC - das Standardisierungsgremium für Speicherstandards