Verilog

Verilog HDL und VHDL sind weltweit die meistgenutzten Hardware- Beschreibungssprachen.

Verilog HDL erlaubt es Hardware (z.B. ICs) auf einer höheren Abstraktionsebene zu beschreiben als es mit einem Schematic Entry Programm möglich wäre. Die Architektur, das Verhalten und niedrigere Abstraktionslevel auf Gatterebene können beschrieben werden.

Verilog HDL wurde 1985 von Phil Moorby ursprünglich als Simulationssprache entworfen, seit 1995 ist sie IEEE Standard.


Ein Beispiel für ein UND-Gatter (and gate): 

// Dies ist ein Verilog HDL Kommentar
 
 wire result, a, b; // Deklaration der Variablen
 assign result = a & b; // Zuweisung

Ein Beispiel für ein Flipflop: 

reg register_value; // Deklaration 
 wire reset, clock, a, b;
 always @(posedge clock or negedge reset) begin 
 // Register reagiert auf positive clock Flanke oder fallende reset Flanke.
  	if (!reset)
 		register_value <= 1'b0;
 	else if (a | b)
 		register_value <= 1'b1;
 end

Siehe auch

See also: Verilog, Flipflop, Gatter (Elektronik), Hardware, IEEE, Integrierter Schaltkreis, Schaltungssimulation, UND-Gatter, Very High Speed Integrated Circuit Hardware Description Language